VHDL语言开发环境的学习

一．实验目的：

1、熟悉QUARTUSII开发软件的使用；

2、掌握VHDL语言的基本结构，进行简单编程。

二．实验内容：

1.  与门的设计（二输入）；

2.  D触发器的设计。

三．源程序清单

实验1.1

------------------------------------------------------------------------------------------------

LIBRARY ieee;

USE ieee.std_logic_1164.all;

------------------------------------------------------------------------------------------------

ENTITY and_gate IS

  PORT(a,b:IN STD_LOGIC;

       x:OUT STD_LOGIC);

END and_gate;

------------------------------------------------------------------------------------------------

ARCHITECTURE and_gate OF and_gate IS

BEGIN

    x<=a AND b;

END and_gate;

------------------------------------------------------------------------------------------------

实验1.2

------------------------------------------------------------------------------------------------

LIBRARY ieee;

USE ieee.std_logic_1164.all;

------------------------------------------------------------------------------------------------

ENTITY dff0 IS

  PORT(d,clk,rst:IN STD_LOGIC;

      q:OUT STD_LOGIC);

END dff0;

------------------------------------------------------------------------------------------------

ARCHITECTURE dff0 OF dff IS

BEGIN

  PROCESS(clk,rst)

  BEGIN

  IF(rst='1') THEN

   q<='0';

  ELSIF (clk'EVENT AND clk='1') THEN

   q<=d;

  END IF;

 END PROCESS;

END dff0;

------------------------------------------------------------------------------------------------

四．调试及运行结果分析

实验1.1

运行结果：

分析：由图分析可知x=a AND b，仿真结果正确，说明代码正确，实现了与门的功能。

实验1.2

运行结果

分析

由图可知，当rst =1时，q=0；当rst =0时，每来一个clk上升沿，输入就传给输出，即q=d。说明代码正确，实现了异步复位的D触发器的功能。

三．实验体会

通过实验：

1.熟悉QUARTUSII开发软件的使用；

2.学习了VHDL语言的基本结构，进行简单编程。

3.学习了与门，D触发器的设计。