从面包板飞线到嘉立创打样——我的第一块双面板设计全流程记录

前面三篇分别聊完了三角波信号源、时钟与并行ADC、以及数码管显示逻辑电路的设计和调试。当面包板上那堆密密麻麻的飞线和芯片终于按预期跑起来的时候，我盯着它看了好一会儿——这些横七竖八的跳线，虽然实现了功能，但实在太脆弱了。稍微碰一下就可能接触不良，更别提拿出去给别人看。

于是，课程的最后一个阶段，也是让我收获最多的一步来了：把整个电路从面包板“搬”到一块真正的印刷电路板上。

从面包板到PCB：这一步非走不可

其实任课老师并没有强制要求我们用嘉立创EDA设计PCB，但我在面包板调完实物后就一直想试试。原因很简单：

1. 面包板的飞线太不可靠。前几篇提到过，数码管个别段出现闪烁，排查到最后经常是某根线松了。如果这块电路要长期保存、甚至复用，面包板显然不是长久之计。

2. 这也是我第一次体验“工程化”的设计流程。从原理图到PCB布局布线，再到导出文件送去工厂打样，整个过程和实际工作中硬件工程师做的事情差不多。大学生迟早得走一遭这一步，早晚而已。

3. 我上一篇刚写过嘉立创EDA的入门分享，正好借这个机会把学到的技能用在真实项目上，知行合一。

第一步：绘制PCB原理图

PCB设计的第一步，并不是一上来就画板子，而是在EDA软件里把原理图重新整理一遍。

之前Multisim的仿真原理图是为了验证逻辑功能的，和实际PCB设计用的原理图有一处本质不同——PCB原理图不仅要画逻辑连接，还要给每个元件绑定正确的封装。比如OP07运放，仿真里就是一个三角形符号，但实际芯片有8个引脚，有DIP-8和SOP-8等封装形式。选错封装，打回来的板子就焊不上元件。

在嘉立创EDA里画原理图时，大部分常用元件都能在元件库里搜到——LM324、74LS00、74LS175、CD4532、555定时器、七段数码管、电阻电容，几乎都是现成的。个别元件库没有的，比如某个特殊封装的排针，就在社区里找一下网友分享的封装，检查引脚编号和实物一致后导入即可。

全部元件放置完毕，按照之前仿真图把线路连接好，然后运行电气规则检查（DRC）。软件会自动扫描有没有悬空的引脚、有没有短路、有没有网络标签不匹配，报出错误就一一核对修改。

一个小经验之谈：原理图阶段的DRC检查不要跳过。这一步发现的错误改起来只是动动鼠标；如果带着错误开始画PCB，改起来可能要重走几十根线。

第二步：从原理图到PCB——第一次面对“密密麻麻”

原理图检查无误后，点击“原理图转PCB”，嘉立创EDA自动生成了PCB文件。所有元器件带着飞线出现在画布上，我第一眼看到的感受就四个字：头皮发麻。（可惜没截下来）

几百根飞线在屏幕上纵横交错，芯片的引脚之间拉满了蓝色的引导线，完全不知道从哪里下手。说实话，当时确实有点想放弃，甚至冒出了“要不就交面包板算了”的想法。但转念一想，都到这一步了，硬着头皮也得走下去。

冷静下来后，我发现不能一口吃成胖子，得一个模块一个模块地来。课程设计里的电路天然具有模块化特征——三角波产生是一块、555时钟是一块、ADC比较器阵列是一块、编码器锁存器是一块、数码管组合逻辑是一块。所以我按照这个功能分区，一块一块地把元件拖到对应区域，先在平面上摆出合理的位置关系。

布局的重要原则我逐渐摸索出几条：

• 按信号流向排布：三角波电路在最左边，信号进ADC比较器阵列，再到编码器和锁存器，最后到数码管驱动逻辑和输出接口。元件位置就按这个从左到右的顺序走。

• 模拟区和数字区分开：三角波产生电路和ADC输入级属于模拟部分，555时钟虽然产生方波但也算模拟和数字的桥梁。我把它们和后面纯数字的编码器锁存器部分在物理位置上做了分隔，减少相互干扰。

• 电源靠近负载：去耦电容（0.1μF）尽量靠近每个IC的电源引脚，不要拉长线。

• 接口放在板边：电源输入端子、信号输出排针全部放在板子边缘，方便接线。

布局的过程中，板框尺寸是一个关键参数——打样的限制要求长宽都不超过10厘米才能享受免费打样券。反复调整元件位置和间距之后，成功把所有东西塞进去了。

第三步：手动布线——从笨拙到熟练

布局完成后进入手动布线。嘉立创EDA的布线操作很简单——按W开始走线，左键点击转折点，按B换层同时自动打一个过孔，按T切回顶层。双面板可以在顶层和底层之间切换走线，这大大降低了布线的难度。

但简单不等于轻松。因为元件多、引脚密，走线的时候经常出现路径被堵死的情况——一根线走过去，发现把另一个引脚的出口挡住了，只能删掉重来。更头疼的是芯片下面，引脚间距只有2.54mm，两根线之间要保证足够的电气间距。

这个阶段，考验的不是聪明才智，而是耐心。遇到布不通的地方，站起来喝口水，活动活动脖子，回来换个角度想，也许把某根线改走底层、或者调整一下过孔位置就通了。

几个对我帮助最大的小技巧是布线的过程中慢慢学会的：

1. 先布电源线和地线，再布信号线。电源走线通常需要更宽（我设的1mm），优先完成布局，后面的信号线再灵活填充。

2. 顶层尽量横着走，底层尽量竖着走。这样两个层的线不容易平行长距离伴行产生串扰，看起来也整齐。

3. 晶振和时钟线尽量短。555定时器的RC网络周围尽量不走长信号线，防止串扰到时钟上。前面第二篇里方波上的过冲，如果在PCB阶段走线不当还可能加重。

4. 过孔不要太大，但也不能太小。我用的是默认的0.6mm孔径 / 1.2mm焊盘，手工焊接时烙铁能轻松穿过去。

一点点地，绿线变成了红线蓝线，飞线逐渐消失。当最后一根飞线被布线完成的那一刻，看着屏幕上整齐的双面板，心里涌上来的感觉很难形容——就像终于拼好了一副特别难的拼图。

第四步：覆铜与优化

布线完成后，还有一个重要步骤：覆铜接地。

在地线网络上做一整块铜皮覆铜（也叫灌铜），把它连接到电路的地网络。这样做有两个好处：一是增加地线的导电面积，降低接地阻抗；二是起到一定的屏蔽效果，减少外部电磁干扰。对双面板来说，顶层和底层都可以做覆铜，通过过孔把两面的铜皮连接起来。

覆铜时要注意在铜皮和信号线之间留够安全间距（我设的是0.3mm以上），防止铜皮太近造成意外短路。

覆铜完成后，再次运行DRC检查，确认没有间距违规、没有死铜（孤立的铜皮碎块必须删除），然后就可以导出文件了。

第五步：导出Gerber与下单打样

导出文件时通常选择Gerber格式，这是PCB工厂通用的标准格式。在嘉立创EDA里这个流程几乎一键完成——生成制造文件（Gerber），检查一下各层预览图，确认没问题后下载压缩包。

然后就是激动人心的下单环节。嘉立创对实名认证用户每月提供两次免费打样券，限双层板、长宽各不超过10厘米，每次5片以内。我的板子刚好符合条件，把Gerber包上传，选板厚1.6mm、绿油白字（经典配色）、有铅喷锡工艺，下单——免费。

几天后收到快递，拆开包装，一块绿色的PCB板子躺在静电袋里，边缘切得整整齐齐，丝印清晰，铜箔光亮。把芯片和元件一个个对号入座焊上去，和面包板上的功能完全一致，但看着干净利落得多。

第一次画PCB的几点心得

回头看这段经历，从一个看到飞线就头皮发麻的新手，到最终能独立完成一块双面板的设计和打样，这个过程中有些感受值得记录下来。

第一，循序渐进，别想一步到位。自动布线功能对一些简单板子勉强能用，但稍微复杂一点的板子，自动布出来的线歪七扭八、过孔满天飞，还不如手动来。而手动布线又必须分模块、分阶段来，先布局再走线，先电源后信号。着急想一口气搞定，反而越弄越乱。

第二，DRC检查不能省，一次也别省。原理图阶段查一次，布线中隔一段时间查一次，覆铜后再查一次，导出前最后查一次。每次DRC跑出来的警告都认真对待，不要习惯性忽略。工厂打样一旦做出来再发现短路或断路，可就不是鼠标点几下能解决的了。

第三，实体板子和屏幕上的图，观感完全不一样。在EDA软件里画图久了，会对板子的大小失去感觉。我的板子实际拿到手，比我以为的小得多——所有元件密密麻麻挤在10×10的方寸之间，焊的时候烙铁头伸进去都要格外小心。以后做新设计，布局时会更注意给焊接留操作空间。

第四，这次动手经历让我深刻认识到工程思维的重要性。在仿真阶段，我的关注点是功能是否跑通；但到了实际制板阶段，焊接可靠性、信号串扰、层间电容等“非理想因素”也必须纳入考量。这跟上篇调试时钟电路时学到的教训异曲同工——理论与实践从来不是割裂的，而是相互印证、相互校正的过程。

结语

从最初三角波电路的理论计算，到面包板上追着各种毛刺和尖刺的调试，再到现在手里握着一块自己设计的PCB——这门课程设计带给我的远不止学分。

在面包板上摸爬滚打出的调试经验，让我对模拟电路的“不听话”有了直观感受；在卡诺图和与非门前后花了三天推演出的组合逻辑，让我体会到了数字电路底层设计的确定性之美；而第一次把虚拟的原理图变成一块实实在在的电路板，则是一次完整的工程实践闭环。

如果你是电子类专业的学弟学妹，也在做类似的课程设计或者独立项目，我有几点小心得分享给你：

1. 做仿真时别偷懒，但仿真过了只是第一步，实物调试才是真正的课堂。

2. 板子没画过没关系，EDA软件入门门槛远比想象的低，嘉立创每月还有免费打样券，值得一试。

3. 写点东西记录过程。我在写这四篇文章的过程中，把很多当时没来得及细想的问题重新梳理了一遍，收获一点不比做实验本身少。

到这里，《电科实战手记》这个系列的前四篇就告一段落了。后续如果有新的项目——不管是课程设计、电子竞赛还是自己折腾的小玩意儿——我还会继续在这个专栏里更新。谢谢你能读到这里，也希望我的这些“摸爬滚打”对你有所帮助。