软考知识点——CPU、存储器的组成、性能和基本工作原理

CPU与存储器的组成、性能及基本工作原理

一、CPU的组成、性能与工作原理

1. 核心组成
CPU（中央处理器）由以下核心部件构成：

• 运算器（ALU）：执行算术运算（加减乘除）和逻辑运算（与或非、移位），支持整数、浮点数及多媒体指令。
• 控制器：包含指令寄存器（IR）、指令译码器、程序计数器（PC）和时序产生器。负责从内存取指令、解码指令、生成控制信号，并协调各部件按顺序执行。
• 寄存器组：分为通用寄存器（存储临时数据）、专用寄存器（如状态寄存器）和控制寄存器。寄存器访问速度极快（1-2个时钟周期），减少CPU与内存的交互次数。
• 高速缓存（Cache）：分为L1（集成在CPU内部，容量32-256KB）、L2（外部缓存，容量更大）和L3（多核共享）。缓存通过局部性原理减少CPU访问内存的延迟，提升运算效率。
• 总线接口单元（BIU）：连接CPU与外部总线，负责数据传输和地址寻址。

2. 性能指标

• 主频（时钟频率）：CPU内核工作的时钟频率（如3GHz），主频越高，单位时间内执行的指令数越多。
• 核心数量：多核CPU（如双核、四核）可并行处理多个任务，提升多任务处理能力。
• 缓存容量：缓存越大，CPU与内存的数据交换次数越少，运算效率越高。
• 指令集架构：
  • CISC（复杂指令集）：指令丰富，单条指令功能强（如x86架构），适合通用计算。
  • RISC（精简指令集）：指令简单，通过组合指令完成复杂任务（如ARM架构），功耗低，适合移动设备。
• 制造工艺：工艺越先进（如7nm、5nm），晶体管密度越高，性能越强且功耗越低。

3. 基本工作原理
CPU通过“取指-解码-执行-写回”的流水线流程处理指令：

1. 取指令：从内存或缓存中读取指令，存入指令寄存器（IR），程序计数器（PC）指向下一条指令地址。
2. 指令解码：译码器解析指令操作码和操作数地址，确定指令类型（如数据传送、算术运算）。
3. 执行指令：
   • 取操作数：从寄存器或内存中读取数据。
   • 运算：ALU执行算术或逻辑运算，结果存入寄存器或内存。
4. 写回结果：将运算结果写回寄存器或内存，更新状态寄存器（如零标志位、进位标志位）。
5. 更新PC：PC自动递增或跳转，指向下一条指令地址。

4. 优化技术

• 流水线技术：将指令执行分为多个阶段（如取指、解码、执行、访存、写回），并行处理多条指令，提升吞吐量。
• 超线程（Hyper-Threading）：将单个物理CPU虚拟为多个逻辑CPU，允许一个CPU同时执行多个线程，提高资源利用率。
• 乱序执行：动态调整指令执行顺序，避免因数据依赖导致的流水线停顿。
• 分支预测：预测程序分支走向，提前加载指令，减少分支延迟。

二、存储器的组成、性能与工作原理

1. 层次化结构
存储器按速度和容量分为三级：

• 寄存器：集成在CPU内部，速度最快（1-2个时钟周期），容量最小（KB级），用于存储临时数据。
• 高速缓存（Cache）：分为L1、L2、L3，速度介于寄存器和内存之间，容量从KB到MB级，用于缓存CPU频繁访问的数据。
• 主存储器（内存）：包括随机存取存储器（RAM）和只读存储器（ROM）：
  • RAM：数据可随机读写，断电后数据丢失，分为动态RAM（DRAM，用于主存）和静态RAM（SRAM，用于缓存）。
  • ROM：数据只能读取不能写入（或需特殊方式擦除），断电后数据不丢失，用于存储固件（如BIOS）。
• 辅助存储器（外存）：包括硬盘、固态硬盘（SSD）、光盘等，容量大（TB级），速度慢，用于长期存储数据。

2. 性能指标

• 容量：存储器能存储的二进制位数，通常以字节（Byte）为单位（如1GB=1024MB）。
• 存取时间：从发出读写命令到数据传输完成的时间（如DRAM存取时间约几十纳秒）。
• 存储周期：连续两次读写操作的最小时间间隔，包括存取时间和恢复时间。
• 带宽：单位时间内存储器能传输的数据量（如MB/s），与存取时间和存储字长相关。
• 位价：每存储一位数据的成本，容量越大，位价越低。

3. 基本工作原理
以DRAM为例：

1. 数据读取：
   • CPU通过地址总线将存储单元地址送入存储器地址寄存器（MAR）。
   • 地址译码器解码地址，选中目标存储单元。
   • 数据从存储单元经数据总线送入存储器数据寄存器（MDR），再传输至CPU。
2. 数据写入：
   • CPU将数据送入MDR，地址送入MAR。
   • 地址译码器选中目标存储单元，数据从MDR写入存储单元。
3. 刷新机制：
   • DRAM通过电容存储电荷表示数据，电容会漏电，需定期刷新（每2ms刷新一次）。
   • 刷新以行为单位，刷新该行不能读写，其他行可正常操作。

4. 关键技术

• 缓存映射方式：
  • 直接映射：主存地址映射到缓存的唯一位置，实现简单但冲突率高。
  • 全相联映射：主存地址可映射到缓存的任意位置，冲突率低但硬件复杂。
  • 组相联映射：缓存分为若干组，主存地址映射到组内任意位置，平衡实现复杂度和冲突率。
• 替换算法：当缓存满时，选择替换的缓存块，常用算法包括：
  • 最近最少使用（LRU）：替换最近最少访问的缓存块。
  • 先进先出（FIFO）：替换最早进入缓存的块。
• 写策略：
  • 写直达：数据同时写入缓存和主存，保证数据一致性但速度慢。
  • 写回：数据仅写入缓存，脏数据（被修改）在替换时写回主存，速度快但需维护脏标志位。