逻辑函数的最简形式
1.化简逻辑函数的意义
L=AB+AˉB+AˉBˉ=(A+Aˉ)B+AˉBˉ=1⋅B+AˉBˉ=B+Aˉ
![image-20230112105112065](https://res.hc-cdn.com/ecology/9.3.130/v2_resources/ydcomm/libs/images/loading.gif)
两个电路的逻辑功能完全相同。但简化电路使用的逻辑门较少,体积小且成本低。
化简的意义:根据化简后的表达式构成的逻辑电路简单,可节省器件,降低成本,提高工作的可靠性。
2.逻辑函数的常见表达形式
L=AC⋅CˉDAC+CˉD=(A+Cˉ)(C+D)=(A+Cˉ)+(C+D)=AˉC+CˉDˉ “与非-与非" 表达式 “与-或" 表达式 “或-与" 表达式 “或非-或非" 表达式 “与-或-非" 表达式
“与-或”表达式:也称为 “积之和 (Sum of Products,SOP)”表达式;
“或-与”表达式:也称为 “和之积(Products of Sum, POS)”表达式。
简化标准(最简的与-或表达式)
乘积项的个数最少(与门的个数少);
每个乘积项中包含的变量数最少(与门的输入端个数少)。
化简的主要方法:
1.公式法(代数法)
运用逻辑代数的基本定律和恒等式进行化简的方法。
2.图解法(卡诺图法)
逻辑变量的个数受限。
逻辑函数的代数化简法
方法:
并项法
A+Aˉ=1
-
L=AˉBˉC+AˉBˉCˉ=AˉBˉ(C+Cˉ)=AˉBˉ
吸收法
A+AB=A
-
L=AˉB+AˉBCD(E+F)=AˉB
消去法
$A+\bar{A} B=A+B $
-
L=AB+AˉC+BˉC=AB+(Aˉ+Bˉ)C=AB+ABC=AB+C
配项法
A+Aˉ=1
-
L=AB+AˉCˉ+BCˉ=AB+AˉCˉ+(A+Aˉ)BCˉ=AB+AˉCˉ+ABCˉ+AˉBCˉ=(AB+ABCˉ)+(AˉCˉ+AˉCˉB)=AB+AˉCˉ
示例1
已知逻辑函数表达式为
L=AˉBDˉ+ABˉDˉ+AˉBD+ABˉCˉD+ABˉCD
要求:(1)最简的与-或逻辑函数表达式,并画出逻辑图;
(2)仅用与非门画出最简表达式的逻辑图。
![image-20230112110057584](https://res.hc-cdn.com/ecology/9.3.130/v2_resources/ydcomm/libs/images/loading.gif)
L=AˉB(Dˉ+D)+ABˉDˉ+ABˉ(Cˉ+C)D=AˉB+ABˉDˉ+ABˉD=AˉB+ABˉ(D+Dˉ)=AˉB+ABˉ (与-或表达式) =AˉB+ABˉ=AˉB⋅ABˉ (与非-与非表达式)
示例2
试对逻辑函数表达式
L=AˉBˉC+ABˉCˉ 进行变换,仅用或非门画出该表达式的逻辑图。
![image-20230112110249383](https://res.hc-cdn.com/ecology/9.3.130/v2_resources/ydcomm/libs/images/loading.gif)
L=AˉBˉC+ABˉCˉ=AˉBˉC+ABˉCˉ=A+B+Cˉ+Aˉ+B+C=A+B+Cˉ+Aˉ+B+C
参考文献:
- Verilog HDL与FPGA数字系统设计,罗杰,机械工业出版社,2015年04月
- Verilog HDL与CPLD/FPGA项目开发教程(第2版), 聂章龙, 机械工业出版社, 2015年12月
- Verilog HDL数字设计与综合(第2版), Samir Palnitkar著,夏宇闻等译, 电子工业出版社, 2015年08月
- Verilog HDL入门(第3版), J. BHASKER 著 夏宇闻甘伟 译, 北京航空航天大学出版社, 2019年03月
【版权声明】本文为华为云社区用户原创内容,未经允许不得转载,如需转载请自行联系原作者进行授权。如果您发现本社区中有涉嫌抄袭的内容,欢迎发送邮件进行举报,并提供相关证据,一经查实,本社区将立刻删除涉嫌侵权内容,举报邮箱:
cloudbbs@huaweicloud.com
评论(0)