PlanAhead工具应用

PlanAhead工具应用

PlanAhead工具是Xilinx提供的一个集成的、可视化的FPGA设计工具，它可以被应用于FPGA设计过程中的不同阶段，常见的应用包括用PlanAhead进行RTL源代码的开发、I/O引脚规划、RTL网表分析、布局布线结果的分析、布局规划，还可以在PlanAhead中将Chipscope核插入设计辅助调试，从而提高性能。也可以用PlanAhead尝试各种实现属性的不同设置，应用不同的时序约束、物理约束和布局规划技术来提高设计性能。我们还可以将ISE的布局布线结果导入PlanAhead进行分析，定位关键路径，找到影响设计性能的真正原因，并通过添加合理的约束、尝试多种布局规划策略以提高设计性能。

PlanAhead具有以下功能。

值得一提的是，PlanAhead已经集成于ISE 11.x中，包括综合前引脚规划——I/O pin planning（Pre-Synthesis）、综合后引脚规划——I/O pin planning（Post-Synthesis）、综合后区域/引脚/逻辑规划——Floorplan Area/IO/Logic（Post-Synthesis）和实现后时序分析/设计规划——Analyze Timing/Floorplan Design（Post-Implementation），它替代了以前常用的PACE和Floorplanner工具。

10.1 PlanAhead开发流程

如图10-1所示，PlanAhead设计流程主要包含三个部分，分别是基本设计流程、实验流程和设计分析/布局规划流程。下面分别简单介绍。

下面会对各种设计流程做详细的介绍。

10.2 PlanAhead输入、输出文件

PlanAhead的输入文件：

PlanAhead输出报告：

PlanAhead环境设置信息：

PlanAhead项目数据文件：

文章来源: reborn.blog.csdn.net，作者：李锐博恩，版权归原作者所有，如需转载，请联系作者。

原文链接：reborn.blog.csdn.net/article/details/80354615