PicoBlaze 指令存储器配置方式

举报
李锐博恩 发表于 2021/07/15 08:44:09 2021/07/15
【摘要】 PicoBlaze 指令存储器配置方式 PicoBlaze微控制器实际上包含两个部分,分别是内核KCPSM3 和指令存储器ROM。为了确保在程序运行期间不会有写入操作,BRAM 的WE 端接地,如图12-18 所示。当然,除了这种方式,还会有多种其他方式,下面将一一介绍。 图12-18 PicoBlaze 微控制器存储器的标准配置1K×...

PicoBlaze 指令存储器配置方式

PicoBlaze微控制器实际上包含两个部分,分别是内核KCPSM3 和指令存储器ROM。为了确保在程序运行期间不会有写入操作,BRAM 的WE 端接地,如图12-18 所示。当然,除了这种方式,还会有多种其他方式,下面将一一介绍。

PicoBlaze 微控制器存储器的标准配置1K×18

图12-18 PicoBlaze 微控制器存储器的标准配置1K×18

应用程序被编译后并被综合作为FPGA 实现的一部分,与FPGA 的配置文件.bit 一起存储,在FPGA 的配置过程中,应用程序被自动装入BRAM,如图12-19 所示。

1K×18

图12-19 1K×18

应用程序被编译后,可以不用再次与FPGA 一起综合,BRAM 数据即可通过JTAG 或者UART 被写入,如图12-20 所示。

1K×18(具有UART 或JTAG 编程)

图12-20 1K×18(具有UART 或JTAG 编程)

两个PicoBlaze 共享同一个BRAM,尽管他们执行相同的代码,但是每个微控制器都是单独执行,有自已独立的IO、中断和时钟,如图12-21 所示。

两个PicoBlaze 共享1K×18

图12-21 两个PicoBlaze 共享1K×18

将一个BRAM 分成两块,供两个PicoBlaze 使用。注意地址位ADDRESS[9]的接法。配置方式如图12-22 所示。

1 个BRAM 供2 个PicoBlaze,512×18

图12-22 1 个BRAM 供2 个PicoBlaze,512×18

用分布式RAM 实现PicoBlaze 的指令存储器,比较适合于指令比较少的应用,因为分布式RAM 会消耗LUT 资源,如果RAM 容量太大,会影响逻辑的实现。配置方式如图12-23 所示。

用分布式RAM

图12-23 用分布式RAM

表12-3 为实现不同深度ROM 时SLICE 的消耗情况。

为实现不同深度ROM 时SLICE 的消耗情况

文章来源: reborn.blog.csdn.net,作者:李锐博恩,版权归原作者所有,如需转载,请联系作者。

原文链接:reborn.blog.csdn.net/article/details/80354810

【版权声明】本文为华为云社区用户转载文章,如果您发现本社区中有涉嫌抄袭的内容,欢迎发送邮件进行举报,并提供相关证据,一经查实,本社区将立刻删除涉嫌侵权内容,举报邮箱: cloudbbs@huaweicloud.com
  • 点赞
  • 收藏
  • 关注作者

评论(0

0/1000
抱歉,系统识别当前为高风险访问,暂不支持该操作

全部回复

上滑加载中

设置昵称

在此一键设置昵称,即可参与社区互动!

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。