锁存器和触发器的区别

有关锁存器和触发器的区别，有很多种不同的说法，但本质上是一个意思，都十分的精辟和精彩，这里整理一下。

解释一、

锁存器是一种对脉冲电平（也就是0或者1）敏感的存储单元电路，而触发器是一种对脉冲边沿（即上升沿或者下降沿）敏感的存储电路。

解释二、

"触发器" 泛指一类电路结构, 它可以由触发信号 (如: 时钟, 置位, 复位等) 改变输出状态, 并保持这个状态直到下一个或另一个触发信号来到时, 触发信号可以用电平或边沿操作.

"锁存器"是触发器的一种应用类型 。强调的是通过触发信号（如时钟）锁存数据输入位。

解释三、

锁存器是一种脉冲电平敏感的存储单元。最主要的特点是具有使能性的锁存电平功能，即在使能信号有效时，可以锁住输出信号保持不变，而在使能信号失效时，输出与输入相同，等效于一个输出缓冲器。 

触发器又叫双稳态触发器，随着输入的变化，输出会产生对应的变化。它通常是由至少两个相同的门电路构成的具有反馈性质的组合逻辑电路。应用中为了使触发过程容易控制，而做成由时钟触发控制的时序逻辑电路。

常见的有SR触发器，D触发器，JK触发器。触发器通常有两种状态，保持态和转化态，分别对应两种输入情况，在保持态下输出会维持在当前状态不改变，而在转化态下输出会按规律顺序改变。

关于具体的触发器介绍，看我这几篇博客：

通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）

通过仿真和综合认识JK触发器（Verilog HDL语言描述JK触发器）

通过仿真和综合认识T触发器（Verilog HDL语言描述T触发器）

这贴心的触发器三联，足够掌握了吧。

文章来源: reborn.blog.csdn.net，作者：李锐博恩，版权归原作者所有，如需转载，请联系作者。

原文链接：reborn.blog.csdn.net/article/details/81321852