三态之高阻态

举报
李锐博恩 发表于 2021/07/15 04:49:00 2021/07/15
【摘要】 参考一: 三态指其输出既可以是一般二值逻辑电路,即正常的高电平(逻辑1)或低电平(逻辑0),又可以保持特有的高阻态。 高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,类似于引脚悬空,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。 处于高阻抗状态...

参考一:

三态指其输出既可以是一般二值逻辑电路,即正常的高电平(逻辑1)或低电平(逻辑0),又可以保持特有的高阻态。

高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,类似于引脚悬空,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。

处于高阻抗状态时,输出电阻很大,相当于开路,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制,是通过一个输入引脚实现的。
--------------------- 
上面一段话来自于:三态


参考二:http://bbs.21ic.com/icview-401121-1-1.html

对于各种器件的输出引脚,讲到三态,高电平输出、低电平输出、及高阻态。其中的高阻。基本上有硬件常识的人都清楚其作用主要有:节电、将该引脚电流效果上断开,避免其对系统上其它电路的不良影响。

然而对于输入引脚也有引脚,好多人都不理解,并认为没有必要。其实输入引脚,在我们的系统中非常常见,比如各种RAM芯片的引脚,输入时,如果\CS为高电平,则大多处于高阻状态。FPGA设计的书上或是各大牛人也通常会告诫我们,不用的引脚一定要设为高阻态。
除共同的节电作用外。高阻态引脚,输出高阻态你可以看着避免对别人产生影响。而输入高阻态状态,既避免对别人产生影响,还避免了受到别人的影响。
 


最后我想说的是,参考二最后的总结说的很实在,输出高阻态就是避免对别人产生影响,而输入高阻态,既避免对别人产生影响,又避免了受到别人的影响。

 

文章来源: reborn.blog.csdn.net,作者:李锐博恩,版权归原作者所有,如需转载,请联系作者。

原文链接:reborn.blog.csdn.net/article/details/88728527

【版权声明】本文为华为云社区用户转载文章,如果您发现本社区中有涉嫌抄袭的内容,欢迎发送邮件进行举报,并提供相关证据,一经查实,本社区将立刻删除涉嫌侵权内容,举报邮箱: cloudbbs@huaweicloud.com
  • 点赞
  • 收藏
  • 关注作者

评论(0

0/1000
抱歉,系统识别当前为高风险访问,暂不支持该操作

全部回复

上滑加载中

设置昵称

在此一键设置昵称,即可参与社区互动!

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。