Verilog系统函数（一） $display

Verilog系统函数 $display

参考：FPGA篇（四）Verilog系统函数介绍（$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop）

下面代码截自仿真文件部分：

  

   

    

     

    
    

     

      		reg flag;
     
    
   

    

     

    
    

     

      //--------------------------------------------------------------------------------
     
    
   

    

     

    
    

     

      //****************************** 系统显示 $display *******************************
     
    
   

    

     

    
    

     

      	reg	[31:0] 	data_display;
     
    
   

    

     

    
    

     
 
     
    
   

    

     

    
    

     

      	initial begin
     
    
   

    

     

    
    

     

      			data_display	=	32'd100;
     
    
   

    

     

    
    

     

      			flag 	= 	0;	
     
    
   

    

     

    
    

     

       $display("!!! Start Simulation !!!");
     
    
   

    

     

    
    

     
			#10;
     
    
   

    

     

    
    

     
 //显示16进制 10进制
     
    
   

    

     

    
    

     

       $display("data_display = %h hex %d decimal", 100, 100);
     
    
   

    

     

    
    

     

       $display("data_display = %h hex %d decimal", data_display, data_display);
     
    
   

    

     

    
    

     
 
     
    
   

    

     

    
    

     
			#10;
     
    
   

    

     

    
    

     
 //显示8进制 2进制
     
    
   

    

     

    
    

     

       $display("data_display = %o otal %b binary", 100, 100);
     
    
   

    

     

    
    

     

       $display("data_display = %o otal %b binary", data_display, data_display);
     
    
   

    

     

    
    

     
			#10;
     
    
   

    

     

    
    

     
 //ASCII码
     
    
   

    

     

    
    

     

       $display("data_display has %c ascii character value",64);
     
    
   

    

     

    
    

     
			#10;
     
    
   

    

     

    
    

     
 //显示10进制 换行 2进制
     
    
   

    

     

    
    

     

       $display("data_display = %d otal next line \n %b binary", 100, 100);
     
    
   

    

     

    
    

     
			#10
     
    
   

    

     

    
    

     
 //显示系统仿真时间
     
    
   

    

     

    
    

     

       $display("simulation time is %t",$time);
     
    
   

    

     

    
    

     

      			flag 	= 	1;	
     
    
   

    

     

    
    

     

      	end
     
    
   

    

     

    
    

     
	
     
    
   

    

     

    
    

     
	
     
    
  
 

运行结果：

    !!! Start    Simulation !!!
    data_display = 00000064 hex         100 decimal
    data_display = 00000064 hex        100 decimal
    data_display = 00000000144 otal 00000000000000000000000001100100 binary
    data_display has @ ascii character value
    data_display =         100 otal next line 
    00000000000000000000000001100100 binary
    simulation time is                50000

从flag可以看出，仿真时间为50ns，也就是50000ps，再次推断，运行结果显示为ps为单位。

文章来源: reborn.blog.csdn.net，作者：李锐博恩，版权归原作者所有，如需转载，请联系作者。

原文链接：reborn.blog.csdn.net/article/details/89792937