《汇编程序设计与计算机体系结构：软件工程师教程》 —2.6 关键术语
【摘要】 本节书摘来自华章计算机《汇编程序设计与计算机体系结构：软件工程师教程》一书中第2章，第2.6节，作者是布莱恩·R. 霍尔（Brian R. Hall）［美］ 凯文·J.斯隆卡（Kevin J. Slonka）,爱飞翔 译。
2.6 关键术语
address bus（地址总线）
Arithmetic Logic Unit（ALU，算术逻辑单元）
Big-Endian（大端序）
bus（总线）
cache（缓存）
Central Processing Unit（CPU，中央处理器）
clock cycle（时钟周期）
control bus（控制总线）
Control Unit（CU，控制单元）
CPU Clock（CPU 时钟）
data bus（数据总线）
Decode（解码）
Direct Memory Access（DMA，直接内存访问）
disk（磁盘）
Dynamic RAM（DRAM，动态随机存取存储器）
Execute（执行）
Fetch（获取；读取）
flag（标志）
frequency（频率）
I/O Channel（I/O 通道）
Input/Output Module（I/O Module，输入/输出模块）
Instruction Execution Cycle（指令执行周期）
Interrupt-driven I/O（中断驱动 I/O）
Little-Endian（小端序）
memory（存储器）
motherboard（主板）
multiplier（倍频系数）
pipelining（流水线）
Programmed I/O（PIO，程序 I/O）
register（寄存器）
Static Random Access Memory（SRAM，静态随机存取存储器）
superpipeline（超流水线）
system bus（系统总线）
system clock（系统时钟）
【版权声明】本文为华为云社区用户转载文章，如果您发现本社区中有涉嫌抄袭的内容，欢迎发送邮件进行举报，并提供相关证据，一经查实，本社区将立刻删除涉嫌侵权内容，举报邮箱：
cloudbbs@huaweicloud.com
- 点赞
- 收藏
- 关注作者
评论（0）