《系统与芯片ESD防护的协同设计》 —2.3.2　极快TLP测试方法

2.3.2　极快TLP测试方法

　　极快TLP（vfTLP）测试方法在文献[40]中第一次被提出。vfTLP测试的动机是能在CDM时域中进行器件脉冲表征和电压/电流测量。在标准实践文件中[41]，vfTLP定义为小于10 ns脉冲宽度和100~500 ps上升时间的TLP应力。快上升时间和短脉冲持续时间使得在纳秒时间域内可进行瞬态器件行为的测量。 

　　由于脉冲长度的原因，同一器件的TLP和vfTLP I-V 特性并不相同。传统的100 ns TLP测量代表器件的准静态阶段。vfTLP I-V曲线表示更动态的器件行为，这与比如DUT的触发延迟有关（图2.30）。

图2.30　vfTLP和TLP I-V曲线提取的不同平均窗口说明　a）平均窗口的位置

b）基于不同平均窗口的I-V曲线

　　器件准静态特性可以通过TLP I-V 特性分析得到。TLP波形分析可对ESD应力期间的器件瞬态行为进行研究。由于TLP脉冲的瞬态特性，TLP和vfTLP测量校准是获取精确测试结果的第一步。例如，在晶圆的时域反射TLP装置中，由于测量结果的失真，连接的寄生元件不能被忽略。探针针头包含着起主要作用的寄生因素。它们用小于1Ω的电阻RS和10~20 nH的电感LS来表示（图2.31）[42-43]。

图2.31　测试器件与探针寄生电阻Rs和寄生电感LS连接的在片TLP测试装置的电路图

　　在TLP I-V特性的大电流区，由于探针寄生电阻RS导致显著的寄生压降。这个额外的压降给TLP波形分析带来了误差。寄生元素的影响必须从测量数据中标定出来。为将针头电阻引入的额外压降考虑进去，TLP测试仪可与一个短路元件连接。测量I-V特性作为校准程序的初始步骤。所得I-V曲线的斜率等于探针头的串联电阻。通过对测量数据进行相应校正，可获得DUT上真实的I-V特性。

　　vfTLP测试装置的一个更复杂的校准程序与快速上升时间和较短的脉冲持续时间有关。相应的测量装置带有高带宽的电流和电压探针，故而需要价格昂贵的RF探针。在晶圆vfTLP测量的情况下，它们的主要缺点是可变的探头间距。在片测试结构的版图必须根据可以使用的RF探针间距而设计。

　　用标准钨探针针头作为替代，使用一个专用的校准/去内嵌方法[44]，将寄生从每个测得的电压和电流波形中去除（图2.32）。这个方法与测试仪产生的脉冲形状无关。vfTLP脉冲可以描写不同的持续时间和上升下降时间的特征。

图2.32　在片时域反射vfTLP测试装置电路图，包括传输线损耗和探针寄生参数

　　去内嵌/校准方法是用三个负载表征完整的vfTLP装置：一个开路的、一个短路的和一个50Ω的电阻。电压和电流从这些负载中获取。利用这些数据，可导出探针寄生和传输线损耗的模型。

　　对用示波器测量的短路负载的电压和电流进行校准。探针电感引起23 V的电压过冲

（图2.33a）。校准后，这一电压过冲会被完全去除。结果，短路负载的电压消除了由于探针寄生引起的电压过冲（图2.33b）。

　　将这一校准方法应用于从二极管触发的SCR（DTSCR）获得的vfTLP测量数据。通过比较校准前后的vfTLP I-V特性，可以显示测试装置寄生对于二极管触发的SCR（DTSCR）的影响（图2.33c）。没有校准时，DTSCR的导通电阻和维持电压较高。寄生所致的额外压降包括在提取的I-V曲线中。校准后，导通电阻低得多且从I-V曲线中提取的维持电压更准确。通过与射频（RF）探针针尖的结果进行比较，验证了该校准方法的准确性（图2.33d）。

　　对于TLP和vfTLP这两种测试装置，可以使用带有额外DUT连接的Kelvin型装置（时域传输），使得不再需要与探针寄生有关的校准程序[38]。然而，由于电压和电流测量的电缆长度可能不同，即使使用Kelvin装置，也可能需要校正所得到的电压和电流波形。

图2.33　vfTLP校准程序对测试数据的应用　a）短路负载的电压和电流　b）校准前后电压的比较

c）二极管触发的SCR的3 ns vfTLP I-V曲线　d）在5 ns vfTLP应力下测得的电压和电流波形校准后与

用RF探针针尖测试的结果的对比