《系统与芯片ESD防护的协同设计》 —2.1.3　IEC 61000-4-5浪涌标准

2.1.3　IEC 61000-4-5浪涌标准

　　类似于ESD脉冲，片上方案系统级需求的普及趋势涉及浪涌需求的规范。浪涌脉冲规范可以在标准Electromagnetic compatibility (EMC) 标准IEC 61000-4-5 Part 4-5[25]中获取。这个标准正式确定了抗浪涌测试的测试和测量技术。

　　现实生活中，浪涌事件以系统切换瞬间或雷击事件为代表。电源系统开关瞬间伴随着较大的电源系统干扰，比如：电容器组切换；较小的局部切换动作或在电源干扰系统中负载的变化；与开关器件关联的谐振电路，如晶闸管；各种各样的系统故障，如短路和设施接地系统的电弧故障[25]。雷电浪涌主要机理包括对外部（室外）电路的直接雷击，流经接地电阻或外部电路阻抗注入大电流产生电压；间接的远程雷击产生电磁脉冲，在室外和/或建筑物内部的导体上感生电压/电流；附近直接对大地的放电产生的闪电地面电流耦合到设施接地系统的共同接地路径；也可因雷击防护装置的运行而发生电压和电流的快速变化，引起对邻近设备的电磁

干扰[25]。

　　类似于其他标准，本标准对实验室环境下测试波形发生器的瞬态模型进行了定义，使对上述现象的仿真尽可能接近真实的物理场景。与ESD脉冲发生器相对应，这里需要一个浪涌发生器。

　　对应于直接和间接的物理事件，上述浪涌测试仪仿真浪涌事件的目标是直接和间接耦合。在直接耦合期间，干扰源是在同一电路中，如在电源网络中。感应尖峰或负载转储可以是另一个来源。在这种情形中，发生器在被测设备端口仿真一个低阻抗源。在间接耦合情形下，干扰源与受害设备不在同一个电路中。在这种情况下，发生器仿真一个高阻抗源。

　　与系统级和元器件级的ESD脉冲不同，浪涌测试标准波形被定义为开路电压和短路电流。类似于系统级ESD枪，浪涌测试仪波形的校验无须被测设备（EUT）的连接。对于AC或DC供电的产品，也可以指定输出。

　　浪涌发生器的目的是产生一个浪涌，开路电压的峰前时间T1为1.2μs，开路电压降低到峰值一半的时间T2为50μs（图2.14a），短路电流的峰前时间T1为8μs，短路电流降低到峰值一半的时间T2为20μs（图2.14b）。

　　图2.15给出了标准提供的发生器简化电路图，由高压源U、充电电阻RC、储能电容CC、脉冲持续时间整形电阻RS#、阻抗匹配电阻Rm和上升时间整形电感Lr组成。发生器元器件值的选择是为了使发生器提供相应的标准脉冲：在开路时1.2/50μs的电压浪涌和短路时8/20μs的电流浪涌。大多数浪涌脉冲发生器产生峰值电流从250 A到2 kA的脉冲。

　　为方便起见，可将发生器的峰值开路电压与峰值短路电流之比视为有效输出阻抗。对于这个发生器，该比值定义了2Ω的有效输出阻抗。由此产生的电压和电流波形是EUT输入阻抗的函数。在对设备施加浪涌期间，此阻抗可以变化，归因于已安装防护器件的正常动作，或者，如果防护器件缺失或失效，归因于闪弧或元器件击穿。所以，1.2/50μs的电压和8/20μs的电流波形必须按负载要求从同一发生器的输出得到。

　　文献[25]在Spectre仿真器环境下，对浪涌测试仪进行了电路仿真，电路（图2.16a）元器件值为：CC=6.038μF，LT=10.37μH，RS1=25.105 Ω，RS2=19.8 Ω，Rm=0.941 Ω和U=1 082 V，图2.16b和图2.16c显示了相应的短路和开路波形。

图2.14　在未接耦合-解耦网络（CDN）的输出波形（波形均根据IEC 60060-1的标准定义）

a）发生器的开路电压输出波形（1.2/50 μs）　b）发生器的短路电流输出波形（8/20 μs）

图2.15　组合浪涌发生器的简化电路图

　　与IEC 61000-4-2应力相比，进入短路负载的波形（图2.16）放电持续时间更长。ESD脉冲浪涌试验在不同的时间域产生应力，其中，不仅绝热电现象是合格水平的原因，而且电热现象起主导作用。一般来说，最初设计ESD防护器件是用来承受电的，而非热-电的电流，仅能提供ESD防护。在实验结果中，SCR类型的ESD防护器件的典型相关性导致了低于合格电流的1/10。

图2.16　a）组合波形发生器的Spectre仿真电路　b）短路电流仿真波形　c）开路电压仿真波形[26]

　　根据文献[25]，组合波发生器源阻抗的选择取决于电缆、导体或连线。对交流或直流电源网络、互连、电缆线长度、室内/室外条件、线对线或线对地测试电压的应用做了区分。

　　至于耦合-解耦网络（CDN），2Ω阻抗代表低压电源网络的源阻抗。因此，在同等的情形下，直接使用初始内部有效输出阻抗为2Ω的发生器。附加有10 Ω串联电阻的12Ω阻抗代表整个低压电源和接地网络。42Ω有效阻抗由另外一个40Ω电阻提供，代表在所有其他连线和地之间的源阻抗（图2.17）。

图2.17　对称高速通信线路的耦合/解耦网络示例，使用1.2/50 μs浪涌[25]，RC = RD = 80Ω

以及解耦电容C1A和C1B

　　尽管浪涌电流可能较低，但总能量却高得多。高度专业化的ESD防护方案对这种缓慢变化的低电压、高电流应力是无效的。使用较低浪涌应力水平（不超过10~20 A）的应力器件可以基于IEC 61000-4-5规范，也需要添加专门的浪涌防护。多年来，已使用IEC浪涌应力表征瞬态电压抑制器（TVS）。在IEC浪涌应力期间的性能常见于TVS数据表中。

　　对于片上独立器件的“浪涌-IEC”相关性研究，使用1 kΩ电阻与测试器件串联的TESEQ浪涌测试仪（NSG3040），以将电流限制在间接浪涌场景的合理水平。大多数SCR器件至少通过了3 kV应力，相应的电流约为3 A，表明与ESD电流水平相比，脉冲电流降到约原来的1/10。浪涌失效是开路型的，而ESD应力的典型故障特征是短路或漏电上升（表2.2）。在回滞模式，浪涌电流和标准元器件级测试电流的相关因子约为0.1。在正向模式，后端限制在浪涌测试期间占主导地位。

表2.2　不同HV SCR器件类型的ESD通过等级比较

　　对于回滞NMOS（SNMOS），测量到了ESD和浪涌脉冲峰值电流之间约10倍的相关因子。漏镇流区硅化物块（SB）长度的增加，尽管对标准元器件甚至HMM测试结果有重要影响

（表2.3），但实际上没有提供浪涌脉冲合格水平的改善。第3章将对SNMOS和SCR ESD 器件进行描述。

表2.3　具有两种漏硅化物块区域的800μm宽度的回滞NMOS的ESD脉冲和浪涌脉冲性能的比较