《系统与芯片ESD防护的协同设计》 —1.6　小结

1.6　小结

在实用和可靠的产品设计挑战中，有很多应该考虑的问题。便携式系统设计的趋势、更高的数据速率、更快的信号速度、更低的功耗和更低的工作电压，结合高水平SoC和SiP集成，引起了所需设计方案复杂性的提升，这些设计方案主要基于创新和新的方法。

新时代电子产品的需求使得设计范式发生了显著转变，片上系统级设计采用集成系统级ESD防护器件，片外PCB设计采用新的硅TVS方案，与过时的聚合物或压敏电阻型的TVS元器件相比较，这些转变使寄生电容更低、钳位电压波形更精确。现在设计的瞬态电压抑制元器件将更精确的瞬态电压波形、适当的动态特性与创纪录的低到约0.1 pF的寄生电容相结合，以支持电路板的设计。

与此同时，与系统级端口相接的IC产品引脚经历被TVS和PCB防护网络消散的二次ESD电流应力。通常，为了提供可预测的次级电流传导，要求这些引脚在上电和断电条件下通过某一级别的系统ESD测试。因此，这些引脚需要为比标准元器件规范CDM、MM和HBM高一个数量级的电流提供防护。

与元器件级的ESD目标水平从2 kV HBM 降低到500 V HBM以下这一趋势相反，在真实的用户环境中，ESD应力的严重程度更高。它直接影响消费产品的可靠性，除非实现了系统级防护。

系统的ESD“解决方案”不再是放置于系统端口的抑制器元器件的简单选择。有效的方案需要采用新的设计方法，用以考虑电路板的布局、抑制器的脉冲电气特性和IC自身的ESD特性。

ESD防护网络设计的系统级防护策略已经在本章进行了讨论，它们将在本书的其他章节作进一步的阐述。它们需要有对片上元器件测试方法和相关因素的理解（第2章）。片上ESD防护器件工程（第3章）和包括闩锁的总体片上设计工程（第4章）是IC制造和IC规格的重要组成部分。片外和片上系统级协同设计方法（第5章）已成为实现新时代消费类、医疗、汽车、工业和其他电子应用的理所当然的期望之举。