《系统与芯片ESD防护的协同设计》 —1.1.2　IC元器件和系统ESD设计趋势

1.1.2　IC元器件和系统ESD设计趋势

在产品使用寿命期限内，终端用户能产生并引入电子系统产品的ESD强度比在一个受控制造环境中产生的典型强度要严重得多。此外，由于1993年S20.20流程[1]的引入，在实际ESD受控环境中探测到的ESD脉冲强度呈现不断减小的趋势。因此，EOS/ESD协会（ESDA）建议降低了相应资质的要求（见图1.2）。这一倡议还没有被工业界完全接受，IC制造商的标准公司要求和具体产品规格常常取决于客户。它们通常包括元器件级的2 kV HBM和100~200 V MM的ESD脉冲。然而，在ESD防护区域ESD应力事件的幅值显著降低的事实几乎不会引起任何怀疑，它至少被广泛地作为合格免检的理由。

图1.2　EOS/ESD协会建议的在HBM和CDM应力下的ESD脉冲路线

ESD控制过程大大减少了制造场所电荷的积累。例如，图1.3中的A情形是在没有采取专门控制方法时测量的人体电压，它能超过2 kV。如果制造场地配备ESD地板，静电引起的电压就降低到200 V左右的量级（图1.3中的B情形）。如果操作者穿上ESD鞋，在ESD地板上的行走仅产生约20 V的电压（图1.3中的C情形）。因此，通过ESD控制流程的实施，由人体引起的电压可以降低二个数量级。

近二十年来，系统级防护出现了一个相反的趋势，为了满足不断上升的系统ESD防护需求，引入了大量新的标准。一个典型的例子是在汽车应用领域，要满足故障率为百万分之零的部件要求（图1.4）。除系统级ESD脉冲之外，IC制造的一些新标准已经向下传递到元器件级。其中包括电源浪涌规格（第2章）。因此，当这些最初的系统级标准已经向下传递到选定的IC引脚合格级的要求时，就会发生重要的范式转变。

图1.4　汽车产品系统级鲁棒性设计说明

在某种程度上，ESD防护的重点已经从芯片级ESD鲁棒性转移到系统级鲁棒性上。以往解决这个问题的最初尝试仅仅来自一个直观要求，即更高标准的元器件级ESD测试。例如，要求IC制造商供应的IC的某些引脚的防护级别达到8 kV甚至15 kV HBM。即使在今天，如此不合理高的（与图1.2相比）元器件HBM应力水平还能在与系统级合格数据列在一起的某些新产品的数据手册中见到。然而，针对特定系统级标准脉冲的通过水平已成为了主导方法。

总的来说，CDM、MM和HBM标准脉冲的元器件合格水平不能保证IC增加系统级鲁棒性。在芯片级ESD评定期间，通过IC的放电是在断电情况下进行的。通常，由此引发的ESD电流通路与在通电系统的系统级ESD测试期间的并不相同。因此，IC至少能承受一小部分系统级ESD电流的能力需要得到验证。这需要将IC引脚直接与系统端口相接触，除非板级ESD防护网络确保适当地限制了流进IC引脚的电流。

芯片级验证的最初目的是在制造过程和系统自身装配期间确保芯片自身的可靠性，而不是在现场的使用寿命期间。在现场使用中，系统或许会经历相当高的故障率，不太可能会通过认证，除非系统经过专门设计，有目的地实现系统级ESD防护网络，从而分流ESD电流。

现今最理想的实现ESD系统级设计鲁棒性的设计方法涉及IC元器件级和系统板级防护。片上ESD防护网络通常由ESD钳位、二极管、自防护功率器件、供元器件级ESD电流流动的坚固金属条互连线等组成。除了可选的瞬态电压抑制器（TVS）之外，系统级ESD防护网络还依靠无源元器件。结合这两个网络的主要策略将在后面两部分评述。有两个重要趋势导致系统级ESD防护策略的根本性变化——随着工艺向更先进技术节点的迁移，以及随着数据速率的不断增加而日益严格的信号完整性要求[3] ，系统中IC对ESD敏感性不断增长。

处理高数据速率的传统方法是降低传输线上的容性负载。其中包括ESD防护器件的电容。然而，ESD器件的电容正比于器件有源区宽度。器件ESD防护能力的下降是可预料的不受欢迎的副作用。于是，系统设计者面临着在系统可靠性和信号完整性之间进行折中的压力，或者要面对匹配网络和ESD防护网络的联合设计策略。

对于某些系统完整性的要求，由于采用的半导体工艺的限制，传统的片上ESD方法不能提供合适的防护方案。因此，片外ESD防护设计变得不可避免。一般来说，上一代专用集成电路能够接受的钳位电压和残余电流水平不再适用于由尺寸不断缩小的半导体工艺实现的新一代电路。高速数据接口USB、HDMI和显示端口的采用增加了在ESD防护的鲁棒性下维持信号完整性的复杂度。类似的趋势可见于RF天线、车用网络、医疗、工业，甚至云计算的新兴服务器的应用。

应用环境的变化直接导致了ESD的脆弱性。例如，各种各样的手持和移动设备每天使用于严苛和不可控的环境下，现实生活中的ESD事件可产生高达30 kV的系统级ESD脉冲、浪涌和EMI。设备（比如USB）必须忍受与系统端口多芯电缆的频繁连接和拔出，以及在不同应用环境中，比如在跑步或骑自行车的人的口袋中，便携设备摩擦生电电荷的积累。

对于传统的ESD架构，ESD防护的鲁棒性与低寄生电容的反相关，会对信号完整性产生负面影响。这导致维持电容和阻抗匹配的困难不断增加。另一方面，多个规范、标准和测试标准的组合通常非常烦琐。由系统级ESD条件下的片外器件以及残余电流传到IC引脚的片上器件实现的电压钳位波形不明确，因而确定哪一种ESD防护器件能提供最好的效果是相当困难的。