《计算机组成与体系结构（原书第4版）》 —3.6.2　时钟

3.6.2　时钟

在讨论时序逻辑之前，必须首先介绍一种排序事件的方法。（时序电路使用过去的输入来确定当前输出的事实表示必须有事件排序。）一些时序电路是异步的，这意味着当输入值发生变化时，它们就会变得活跃起来。同步时序电路使用时钟来对事件进行排序。时钟是发出一系列脉冲的电路，这个电路在连续脉冲之间具有精确脉冲宽度和精确间隔。这个间隔称为时钟周期时间。时钟速度通常以兆赫兹或千兆赫兹来测量。

时序电路使用时钟决定何时更新电路状态（即“现在”的输入何时变为“过去”的输入）。这意味着电路的输入只能在给定的离散时间下影响存储组件。在本章中，我们研究同步时序电路，因为它们比异步时序电路更容易理解。因此，当提到“时序电路”时，就同义于“同步时序电路”。大多数时序电路是边沿触发（与电平触发相反）的。这意味着它们可以在时钟信号的上升沿或下降沿改变状态，如图3-18所示。

图3-18　表示离散时间的时钟信号