软考——计算机组成与结构

举报
翟文彪 发表于 2022/01/29 20:29:09 2022/01/29
【摘要】 前言 计算机系统知识 计算机硬件组成硬件基本系统:运算器、控制器、存储器、输入设备、输出设备存储器:内部存储器、外部存储器外设:输入设备和输出设备主机:CPU+主存储器中央处理单元的组成中央处理单元组成:运算器、控制器、寄存器组和内部总线中央处理单元功能:实现程序控制、操作控制、时间控制、数据处理功能运算器组成:算数逻辑单元ALU(实现对数据的算数和逻辑运算)累加寄存器AC(运算结果或源操...

前言

image.png

计算机系统知识

计算机硬件组成

  • 硬件基本系统:运算器、控制器、存储器、输入设备、输出设备
  • 存储器:内部存储器、外部存储器
  • 外设:输入设备和输出设备
  • 主机:CPU+主存储器

中央处理单元的组成

  • 中央处理单元组成:运算器、控制器、寄存器组和内部总线

  • 中央处理单元功能:实现程序控制、操作控制、时间控制、数据处理功能

  • 运算器组成:

    • 算数逻辑单元ALU(实现对数据的算数和逻辑运算)
    • 累加寄存器AC(运算结果或源操作数的存放区)
    • 数据缓冲寄存器DR(暂时存放内存的指令或数据)
    • 状态条件寄存器PSW(保存指令运行结果的条件码内容、如溢出标志)
  • 运算器功能:

    • 执行所有的算数运算,如加减乘除
    • 执行所有的逻辑运算并进行逻辑测试,如与或非比较
  • 控制器组成:

    • 由指令寄存器IR(暂存CPU执行指令)
    • 程序计数器PC(存放指令执行地址)
    • 地址寄存器AR(保存当前CPU所访问的内存地址)
    • 指令译码器ID(分析指令操作码)
  • 控制器功能:控制整个CPU的工作,最为重要,包括程序控制、时序控制

数据表示-进制转化

二进制:ob0011
十六进制:0x或H 如:ox18F或18FH

浮点数:N=F*2^E E是阶码,F是尾数
数值范围由阶码确定,数值精度由尾数确定
浮点数的运算:

  • 小阶向大阶看齐,较小阶码增加几位,尾数就右移几位
  • 尾数计算(相加,若是减运算,则加附属)

校验码

码距:从A码到B码转换所需要改变的位数为码距,码距越大阅历与纠错和检错

奇偶校验码:编码中,含有奇数/偶数个1,发送给接收方,接收方收到后,会计算收到的编码有多少个1,如果是奇数个或偶数个,则无误,是偶数个或奇数个,则有误
奇偶校验只能检1位错,并且无法纠错

循环冗余校验码:能检错,不能纠错 得出的余数必须是多项式位数-1位。

海明校验码:
2^k-1 >= n+k

信息位7 6 5 都使用校验位4来进行校验,所以校验位的数据就是由信息位的数据异或而来:1异或0异或1 = 0

计算机体系结构

flynn分类法
image.png

计算机指令

指令的组成:

  • 操作码:决定要完成的操作
  • 操作数:参加运算及其所在的单元地址
    计算机指令执行过程:取指令——分析指令——执行指令
    指令寻址方式:
  • 顺序寻址方式:一条指令接着一条指令地顺序执行
  • 跳跃寻址方式:下一条指令的地址码不是由程序计数器给出,而是由
    指令操作数的寻址方式:
  • 立即寻址:指令单 地址码字段不是地址而是操作数本身
  • 直接寻址:在指令的地址字段直接指出操作数在主存中的地址
  • 间接寻址:指令地址码字段所指向的存储单元中存储的是操作数的地址
  • 寄存器寻址:指令中的地址码是寄存器的编号
  • 其他寻址方式
    指令系统:
  • CISC:复杂指令系统
  • RISC:精简指令系统
    image.png

流水线相关计算:
image.png

存储系统

image.png

局部性原理:在CPU运行时,所访问的数据会趋向于一个较小的局部空间地址内,

  • 时间局部性:相邻的时间里会访问同一个数据项
  • 空间局部性:相邻的空间地址会被连续访问

高速缓存Cache:

  • 用来存储当前最活跃的程序和数据,直接与CPU交互,位于CPU和主存之间,容量小,速度是内存的5-10呗,由半导体材料构成。其内容是主存的副本拷贝,对于程序员来说是透明的。
  • Cache由控制部分和存储器组成,存储器存储数据,控制部分判断CPU要访问的数据是否在Cache中,在则命中,不在则一句一定的算法从主存中替换
  • 地址映射:在CPU工作时,送出的是主存单元的地址,而应从Cache存储器中读/写信息。这就需要将主存地址转换为Cache存储器地址,这种地址转换成为地址映射,由硬件自动完成映射
    • 直接映射:主存中的块与Cache中的块的对应关系是固定的,两者块号相同才能命中。地址变换简单且不灵活,容易造成资源浪费

    • 全相连映射:主存中任意一块都与Cache中任意一块对应。地址变换复杂,速度较慢。是最不容易发生块冲突的映像方式

    • 组组相连映射:前面两种的结合,先分块再分组,组间采用直接映像,组内采用全相连映像。
      按照Cache地址映像的块冲突概率,从高到低排列是:直接映像->组组相连映像->全相连映像

主存编址

1B=8bit

总线结构

广义:任何连接两个以上电子元器件的导线都可以成为总线

  • 内部总线:内部芯片级别的总线,芯片与处理机之间通信的总线
  • 系统总线:板级总线
    • 数据总线(并行数据传输位数)
    • 地址总线(系统可管理的内存空间大小)
    • 控制总线(传送控制命令)
  • 外部总线:设备一级的总线,危机和外部设备的总线。
    • RS232(串行总线)
    • SCSI(并行总线)
    • USB(通用串行总线,即插即用)
      半双工:同一时刻只能在一个方向上传输
      全双工:同一时刻也能在两个方向上传输

系统可靠性分析

串联系统:一个设备不可靠,整个系统崩溃
并联系统:所有设备都不可靠,整个系统崩溃

【版权声明】本文为华为云社区用户原创内容,转载时必须标注文章的来源(华为云社区)、文章链接、文章作者等基本信息, 否则作者和本社区有权追究责任。如果您发现本社区中有涉嫌抄袭的内容,欢迎发送邮件进行举报,并提供相关证据,一经查实,本社区将立刻删除涉嫌侵权内容,举报邮箱: cloudbbs@huaweicloud.com
  • 点赞
  • 收藏
  • 关注作者

评论(0

0/1000
抱歉,系统识别当前为高风险访问,暂不支持该操作

全部回复

上滑加载中

设置昵称

在此一键设置昵称,即可参与社区互动!

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。