6.Makefile自动化变量

关于自动化变量可以理解为由 Makefile 自动产生的变量。在模式规则中，规则的目标和依赖的文件名代表了一类的文件。规则的命令是对所有这一类文件的描述。我们在 Makefile 中描述规则时，依赖文件和目标文件是变动的，显然在命令中不能出现具体的文件名称，否则模式规则将失去意义。

那么模式规则命令中该如何表示文件呢？就需要使用“自动化变量”，自动化变量的取值根据执行的规则来决定，取决于执行规则的目标文件和依赖文件。下面是对所有的自动化变量进行的说明：
 

下面我们就自动化变量的使用举几个例子。

实例1：

  

   

    

     

    
    

     

      test:test.o test1.o test2.o
     
    
   

    

     

    
    

     

      gcc -o $@ $^
     
    
   

    

     

    
    

     

      test.o:test.c test.h
     
    
   

    

     

    
    

     

      gcc -o $@ $<
     
    
   

    

     

    
    

     

      test1.o:test1.c test1.h
     
    
   

    

     

    
    

     

      gcc -o $@ $<
     
    
   

    

     

    
    

     

      test2.o:test2.c test2.h
     
    
   

    

     

    
    

     

      gcc -o $@ $<
     
    
  
 

这个规则模式中用到了 "$@" 、"$<" 和 "$^" 这三个自动化变量，对比之前写的 Makefile 中的命令，我们可以发现 "$@" 代表的是目标文件test，“$^”代表的是依赖的文件，“$<”代表的是依赖文件中的第一个。我们在执行 make 的时候，make 会自动识别命令中的自动化变量，并自动实现自动化变量中的值的替换，这个类似于编译C语言文件的时候的预处理的作用。

实例2：

  

   

    

     

    
    

     

      lib:test.o test1.o test2.o
     
    
   

    

     

    
    

     

      ar r $?
     
    
  
 

假如我们要做一个库文件，库文件的制作依赖于这三个文件。当修改了其中的某个依赖文件，在命令行执行 make 命令，库文件 "lib" 就会自动更新。"$?" 表示修改的文件。

GNU make 中在这些变量中加入字符 "D" 或者 "F" 就形成了一系列变种的自动化变量，这些自动化变量可以对文件的名称进行操作。

下面是一些详细的描述：

文章来源: allen5g.blog.csdn.net，作者：CodeAllen的博客，版权归原作者所有，如需转载，请联系作者。

原文链接：allen5g.blog.csdn.net/article/details/117887554