TL6678ZH-EVM的DSP + ZYNQ核心板,是如何实现核间通讯呢?

举报
tronlong小分队 发表于 2021/03/16 18:34:30 2021/03/16
【摘要】 上篇推文为大家介绍了创龙科技(Tronlong)最新推出的DSP + ZYNQ评估板TL6678ZH-EVM,由核心板和底板构成,核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100两款不同架构的处理器。那么这款DSP + ZYNQ核心板,是如何实现核间通讯呢?​核心板简介SOM-TL6678ZH是一款基于TIKeyStone架构C6000系列TMS320C667...

上篇推文为大家介绍了创龙科技(Tronlong)最新推出的DSP + ZYNQ评估板TL6678ZH-EVM,由核心板和底板构成,核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100两款不同架构的处理器。

那么这款DSP + ZYNQ核心板,是如何实现核间通讯呢?

核心板简介

SOM-TL6678ZH是一款基于TIKeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP,以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核工业级核心板。TMS320C6678每核心主频可高达1.25GHz,XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源。核心板内部DSP与ZYNQ通过SRIO通信总线连接,并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。



本文主要介绍DSP + ZYNQ基于SRIO的通信案例。

案例源码、产品资料(用户手册、核心板硬件资料、产品规格书)可点site.tronlong.com/pfdownload

1 SRIO简介

SRIO(Serial Rapid I/O)是高速串行RapidIO通信接口,常用于DSP与DSP、DSP与FPGA之间的数据高速传输。SRIO引脚占用数量少,支持多点传输,速率可配置为1.25Gbps、2.5Gbps、3.125Gbps和5Gbps。

SRIO包含三层结构协议,即物理层传输层、逻辑层。

(1) 逻辑层:定义包的类型、大小、物理地址、传输协议等必要配置信息。

(2) 传输层:定义包交换、路由和寻址规则,以确保信息在系统内正确传输。

(3) 物理层:包含设备级接口信息,如电气特性、错误管理数据和基本流量控制数据等信息。

RapidIO体系结构如下:




2 SRIO通信案例

2.1 案例功能

评估板DSP端和ZYNQ PL端进行SRIO通信测试,并统计读写速率。评估板DSP端作为Initiator,评估板ZYNQ PL端作为Target。SRIO默认配置为x4模式,每个通道速率5Gbps,并分别使用NWRITE + NREAD和SWRITE + NREAD模式进行测试。ZYNQ PL端使用一个36Kbit的BRAM作为设备存储空间,将DSP端发送的过来数据储存至BRAM。

2.2 案例测试

先加载运行ZYNQ PL端程序,再运行DSP端程序,CCS Console窗口将打印测试结果。

NWRITE + NREAD模式:NWRITE= 12.50Gbps  NREAD= 7.74Gbps

SWRITE + NREAD模式:SWRITE= 12.49Gbps   NREAD= 7.74Gbps

备注:由于写测试仅统计发送数据至SRIO FIFO的时间,读测试统计发送读请求并等待Target发送数据完成的时间,因此写速率将比读速率高。





2.3 关键代码

2.3.1 DSP工程

(1) 程序配置说明。




(2) 使能SRIO PSC,初始化SRIO子系统,SRIO通信测试。










(3) 以NWRITE + NREAD和SWRITE + NREAD模式进行SRIO通信测试,单次读写大小为transfer_size,单位为Byte。w_format_type写格式类型在main函数中调用srio_test()传入。






(4) SRIO写测试流程。






(5) SRIO读测试流程。







2.3.2 ZYNQ工程

(1) 端口定义。






(2) 使用STARTUPE2原语提供的EOS作为系统复位信号,CFGMCLK(65MHz)作为系统时钟。






(3) 例化Serial RapidIO Gen2 IP核。













其中Serial RapidIO Gen2 IP核输出的log_clk为125MHz。






(4) 调用srio_response_gen模块,其接口与Serial RapidIO Gen2 IP核连接。






SRIO详细开发说明请参考产品光盘“6-开发参考资料\TI官方参考文档\”目录下的《Serial Rapid IO (SRIO) User Guide.pdf》文档。

备注:关于本案例涉及的IP核、模块的配置详细说明,可下载产品资料进行查看。


【版权声明】本文为华为云社区用户原创内容,转载时必须标注文章的来源(华为云社区)、文章链接、文章作者等基本信息, 否则作者和本社区有权追究责任。如果您发现本社区中有涉嫌抄袭的内容,欢迎发送邮件进行举报,并提供相关证据,一经查实,本社区将立刻删除涉嫌侵权内容,举报邮箱: cloudbbs@huaweicloud.com
  • 点赞
  • 收藏
  • 关注作者

评论(0

0/1000
抱歉,系统识别当前为高风险访问,暂不支持该操作

全部回复

上滑加载中

设置昵称

在此一键设置昵称,即可参与社区互动!

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。

*长度不超过10个汉字或20个英文字符,设置后3个月内不可修改。