《系统与芯片ESD防护的协同设计》 —2.6　小结

2.6　小结

　　高集成SoC和SiP IC的需求产生了设计范式向着片上系统级ESD防护的转变。通过引入HMM方法、元器件级ESD枪测试以及晶圆级测试方法，已在元器件级与系统级测试方法及标准之间的巨大鸿沟上架起了桥梁。这些方法提供近似系统级标准脉冲波形的元器件级应力脉冲，例如IEC 61000-4-2等。因此，如今不仅是最终的系统模块，而且模组、PCB和IC的设计都可以进行系统级ESD应力的评估。

　　从技术实现的角度和从整体方法论的观点来看，片上系统级ESD设计需要对测试标准和程序、特别是它们对IC元器件级和晶圆级片上验证的适用性，有很好的理解。这样的理解包括脉冲波形的测量、瞬时特性和不同类型测试仪的相关因素。

　　关键测试方法的物理方面以及它们对片上ESD系统级设计的具体应用支持，与ESD枪自身、测试电路板设计、测试仪及ESD脉冲等相关因素有关。按照通用的IEC 61000-4-2和ISO 10605标准的放电枪的系统级测试以及放电枪在ESD实验室环境的实现见上文。

　　作为系统级ESD应力的主要实用的元器件级仿真，人体金属模型（HMM）测试方法是基于对主要标准和测试程序，以及电路板极和晶圆级测试方法的理解。

　　通过元器件和晶圆级测试方法的实现，片上系统级IC开发已取得了重要进展。这些方法模拟系统级ESD放电脉冲波形，至少在初始设计中具有一定的可接受精度。特别地，对IEC 61000-4-2标准要求的理解引导开发了使用同样应力波形的元器件级测试方法。相反，虽然接触放电的系统级IEC和ISO ESD标准明确了系统端口的测试，HMM方法主要是针对IC引脚鲁棒性的评估。

　　类似的方法已成功地应用于芯片上独立ESD解决方案的评估和比较分析。这是基于如下假设进行的，即：如果HMM脉冲波形重复了系统级的波形，那么，合格水平的某种相关性是可以预期的。后续的研究表明，很多情形下，在实验室装置上的标准系统级放电枪测试与HMM应力期间的合格水平有着直接的相关性。尽管有大量非相关的报告，但如今HMM很可能代表片上ESD设计的较实用和使用较广泛的方法。这将在后续章节的例子中得到广泛证明。

任何ESD设计的主要目标是在元器件和系统级ESD认证期间，满足所需要的合格水平。然而，在ESD解决方案开发和ESD案例研究中，仅仅依赖合格水平是很困难的。为此，需要捕获应力期间的电压和电流。合适的测量装置的精确实现绝非易事。所以，为去除测试仪寄生所导致的失真，已经提出了校准和去嵌入的方法并应用于实例之中。作为替代方法，可采用Kelvin装置作为ESD晶圆级测量装置。在捕获ESD应力期间器件和电路的实际瞬态响应时，校准和Kelvin装置这二者都是需要的。